基于Verilog HDL开发的RISCV-CPU,支持miniRV-1指令集的SoC设计, 支持能处理冲突的五级流水线RISCV-CPU和数码管、LED灯等外设.

面向嵌入式设备的典型Web漏洞检测与利用, 基于metasploit检测系统编写的一些简单web漏洞PoC脚本

根据编译原理实验课要求实现的一个 Java 实现的 TXT 语言(简单类C)编译器, 目标平台为 RISC-V 32 (指令集 RV32M).

来源MIT's 6.S081的实验1-10 all-in-one版本（每个分支都放在一个目录下）.

本项目是一个基于 STM32L475 的边缘智能系统 (AIoT)，融合 多传感器数据采集、AI人类活动识别、实时调度与可靠性机制。系统通过 UART 与 Python 可视化前端联动，可动态展示各类传感器数据与推理结果，并支持 中断响应机制（如倾斜检测、高温预警）实现强鲁棒性。

轻量级多目标优化框架，支持可扩展的NSGA-II/CNSGA实现，适配ZDT3、MW7等问题，提供完整运行范例与可视化，适合教学、科研与快速原型开发。