EpicSim is a Verilog compiler. It is suitable for use as a simulator
通过OpenEDI开源数据基础构件，用户将可以访问完全开源开放、接口丰富的、统一高效的数据库，算法库及计算架构，利用高效的内存与符号表管理功能，进行层次化设计和增量设计。 由于基于此基础构件开发的EDA工具之间没有数据壁垒，IC芯片的设计者能流畅地在不同设计工具之间切换而不用担心数据丢失，从而提高设计效率，缩短产品研发乃至上市时间，抢占市场。 EDA工具的开发者也能受益于该数据库，激发自己的灵感，设计出顶尖的点工具，从而推动整个IC设计产业链的发展。
