# SimpleLACore

**Repository Path**: MJ_Wang/simple-LA-core

## Basic Information

- **Project Name**: SimpleLACore
- **Description**: 单周期LoongArch核
- **Primary Language**: Scala
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 0
- **Created**: 2021-11-26
- **Last Updated**: 2023-06-15

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# 单周期LoongArch核

在SimpleLACoreParam中配置参数。

TopAXI、TopSRAM为使用对应接口的含cache的版本。

WarpRAM不含cache，并要求ram当周期返回，是实验课用来生成golden trace的版本。

## 生成verilog

执行`sbt run`，生成的verilog代码位于build中

生成相关代码位于`src/main/scala/SimpleLACore/Gen.scala`